ББК 32.84 П 79 УД К 621.396.6 Гришин Ю. П., Казаринов Ю. М., Катиков В М Мармузов Г. В., Номоконов В. Н., ПухальскиЙ [\ И. Рецензенты: а^^^ко^"^^ paSS -Яа^гоТад0^"46^ систем роники f ч . i4 рязанского радиотехнического инсти- тутз П 79. Проектирование импульсных и цифровых устройств радиотеxнических систем Под ред. Ю. М. Казаринова.-М.: Высш. шк., 1985. -' 319 c., В пер.: 1 р. 20 к. ^тро^^^^р^о^^^ор8»^^1 B^P^S^CK^X^^C""' и ""^"Р^ессор^х ^^SbZ-^oT^T^- opгaнsзa-я - и- ^^e-cn^Ha^S^^^^ 2402020000—058 " ~ООЦОТР8Г 138-84 ^К 32.84 6Ф2 © Издательство «Высшая школа», 1985 ПРЕДИСЛОВИЕ Повышение интеграции микросхем и связанное с этим расширение их функциональны < возможностей оказало существенное влияние на построение цифровых устройств радиотехнических систем и в зна- чительной мере изменило характер их проектирования, производства и эксплуатации. Исключительное значение имеет внедрение в радио- техническую практику универсальных БИС с программируемой ло- гикой, называемых микропроцессорами (МП). В Основных направлениях экономического и социального разви- тия СССР на 1981—1985 годы и на период до 1990 года [39] указано, что на основе использования достижений науки и техники необходимо развивать производство и обеспечивать широкое применение автома- тических манипуляторов (промышленных роботов), встроенных систем автоматического управления с использованием микропроцессоров и микро-ЭВМ, создавать автоматизированные цехи и заводы. Важная роль в развитии теории дискретных автоматов принадлежит советским ученым. Основополагающие исследования в области цифровых авто- матов выполнены акад. В. М. Глушковым. Большое внимание в оте- чественной литературе [6—9, 14, 22, 32, 51] уделено вопросам проекти- рования и применения микропроцессоров. Собственно МП, который часто называется центральным процес- сорным элементом (ЦПЭ), вместе с другими БИС (устройства памяти, ввода и вывода информации и др.), входящими в микропроцессорный комплект (МПК), позволяет организовать микропроцессорное вычис- лительное устройство (МПВУ) для решения конкретных, в том числе и специфических радиотехнических задач. При проектировании МПВУ радиоинженер должен не только уметь выбрать соответствующий поставленной задаче МПК, но и владеть применяемыми методами программирования, способами сопряжения МПВУ с радиотехническими устройствами, входящими в проектируе- мую систему. Интенсивное внедрение МП в радиотехническую практику требует серьезной перестройки образования радиоинженера, для которой необходимо создание соответствующих учебных пособий. Решению этой задачи и должна помочь предлагаемая книга. Гл. 1 и 2 посвящены синтезу комбинационных схем и цифровых автоматов с применением современных серий микросхем, позволяю- щих при рациональном проектировании наиболее полно использовать функциональные возможности всех логических элементов. Для эф- фективного использования материала этих глав необходимо знать основы алгебры логики и теории переключательных функций, а так- же элементы теории цифровых автоматов, относящихся к классам асинхронных потенциальных и синхронных автоматов. Проектирование цифровых устройств в составе радиотехнической системы неизбежно связано с преобразованием аналоговых сигналов в цифровую форму и обратно. Элементы и узлы аналого-цифровых преобразователей рассматриваются в гл. 3. Здесь приводятся функ- циональные схемы различных вариантов таких устройств, сравни- ваются их характеристики, определяющие возможности использова- ния в конкретных радиотехнических системах. В гл. 4 рассматриваются особенности построения и проектирова- ния устройств обработки сигналов в радиотехнических системах. На основе известных результатов, вытекающих из теории статистиче- ского синтеза алгоритмов обнаружения сигналов, и оценки их пара- метров, излагаются возможности практической реализации таких устройств на современной элементной базе, в частности на микропро- цессорной. Специфика микропроцессорной реализации радиотехниче- ских устройств заключается в разделении алгоритмов обработки на тесно взаимодействующие между собой аппаратную и программную части. С этих позиций рассмотрены особенности проектирования уст- ройств поиска и обнаружения, временной фиксации и дискриминиро- вания сигналов. В гл. 5 излагаются методы проектирования устройств, в которых применяется принцип микропрограммного управления. Микропро- грамма используется как форма представления функции устройства, на основе которой определяются его структура и порядок функцио- нирования. В гл. 6 кратко рассматриваются общие вопросы применения микро- процессоров различных серий, излагаются основные принципы по- строения МПВУ, приводится обобщенная структурная схема МПВУ; показаны особенности основных типов МП — однокристальных и сек- ционированных, макро- и микропрограммируемых, обсуждаются про- блемы организации памяти и обмена информацией МПВУ с внешни- ми устройствами, приводятся структурные схемы устройств сопря- жения. Гл. 7 и 8 посвящены проектированию МПВУ на основе однокрис- тального МП. Здесь излагается конкретная методика построения спе- циализированных вычислительных устройств на основе БИС МПК серии К580, даются практические рекомендации и приводится необ- ходимый материал справочного характера; даны сведения о системе команд МП, приводится описание приемов программирования, изла- гается методика проектирования устройства, реализующего заданный алгоритм обработки информации; сформулированы практические ре- комендации применения БИС, предназначенных для расширения функ- циональных возможностей устройств, построенных на основе МП серии К580. В гл. 9 обсуждаются особенности проектирования МПВУ на ос- ' нове секционированного МП, в качестве которого выбран МП серии К.584, рассматривается структура МП секций, в сжатой форме дается система микрокоманд, приводятся варианты структуры МПВУ и об- суждается специфика реализации микропрограммного управления. Гл. 10 содержит конкретные примеры применения МП в радио- технических системах. Здесь подчеркивается разделение процесса про- ектирования на программную и аппаратную части, детально рассмат- риваются примеры проектирования радиодальномера, цифровых фильтров и комплексной системы радионавигации. Выбранные приме- ры позволяют обсудить проблемы, связанные с выбором типа обмена между МПВУ и блоками радиоаппаратуры, с программированием 'алгоритмов и составлением программ, использованием периферий- ных БИС и оценкой вычислительных затрат. В основу настоящего пособия положены курсы лекций, прочи- танные авторами на кафедре радиосистем ЛЭТИ им. В. И. Ульянова (Ленина) для студентов радиотехнических специальностей и слуша- телей факультета повышения квалификации преподавателей, а также для работников промышленных предприятий. Гл. 1 и 2 написаны Г. И. Пухальским; гл. 3 — Г. В. Мармузо- вым; гл. 4, а также § 3.6, 3.7, 8.3 — В. М. Катиковым; гл. 5, 7, 8, 9—В. Н. Номоконовым; гл. 6—Ю. М. Казариновым; гл. 10— Ю. П. Гришиным. Авторы признательны рецензентам—коллективам кафедры радио- приемных устройств Харьковского института радиоэлектроники и кафедры радиотехнических систем Рязанского радиотехнического института, канд. техн. наук, доц. И. Н. Преснякову, канд. техн. наук, доц. А. Н. Зеленскому, канд. техн. наук, доц. Н. И. Сальникову, канд. техн. наук, доц. Д. И. Попову, канд. техн. наук В. Н. Локтю- хину за ценные критические замечания, учтенные при окончательном редактировании книги. Отзывы и пожелания просим направлять по адресу: 101403, Моск- ва, ГСП-4, Неглинная ул., 29/14, изд-во «Высшая школа». Авторы Глава 1 СИНТЕЗ КОМБИНАЦИОННЫХ СХЕМ § 1.1. ОСОБЕННОСТИ ПРОЕКТИРОВАНИЯ КОМБИНАЦИОННЫХ СХЕМ Серии микросхем, выпускаемые промышленностью, содержат ши- рокую номенклатуру элементов, выполняющих не только простейшие логические функции (И—НЕ, ИЛИ—НЕ и т. д.), но и более сложные операции (например, выполняемые мультиплексорами и двоичными сумматорами), что коренным образом изменило подход к логическому проектированию цифровых устройств радиотехнических систем. Если несколько лет назад серии микросхем имели в своем составе в качестве базового логического элемента (ЛЭ) только ЛЭ И—НЕ или только ЛЭ ИЛИ—НЕ, то в настоящее время серии микросхем вклю- чают такие ЛЭ, как И, ИЛИ, И—НЕ, ИЛИ—НЕ, НЕ, «исключающее ИЛИ» и др. Поэтому не может быть речи о синтезе комбинационных схем (КС) в каком-либо определенном базисе, а следует наиболее полно использовать функциональные возможности всех ЛЭ. Для понимания данной главы необходимо знать основы алгебры логики и теории переключательных функций (аксиомы, теоремы и тож- дества алгебры логики, формы представления переключательных функций и методы их минимизации), см. § 8.2—8.4 [53] или § 1.2—1.4 [52]. Во всех примерах проектирования цифровых узлов будут исполь- зованы микросхемы серий 155 и 564 [4,63], однако при необходимости эти же узлы можно будет выполнить и на микросхемах других серий по изложенной в данной главе методике. § 1.2. ДЕШИФРАТОРЫ, ШИФРАТОРЫ И ДЕШИФРАТОРЫ-ДЕМУЛЬТИПЛЕКСОРЫ Полным дешифратором называется КС, имеющая п входов и 2" выходов и реализующая на каждом выходе функцию, представляю- щую собой минтерм п переменных /С, (v) [52, 53], где v == (xi,...,Xn); Xp — входные сигналы (р == 1, 2, ..., п), i = О, 1, 2, ..., 2"—1. В пол- ном дешифраторе каждой комбинации значений входных сигналов соответствует сигнал, равный 1, только на одном выходе. На рис. 1.1,а показана принципиальная схема дешифратора, имеющего два входа Xi и Ху, и реализующего четыре минтерма /Со, Ki, Кч и Кз (дешифратор 2х4). Условное графическое обозначение данного де- шифратора приведено на рис. 1.1, б. В левом поле указаны веса вход- ных сигналов Xt и х^, комбинации значений которых рассматриваются в качестве двоичных чисел. Каждому входному двоичному числу со- ответствует сигнал, равный 1 только на выходе, номер которого, ука- занный в правом поле, совпадает с двоичным числом. к Дешифраторы могут быть неполными, реализующими т -< 2я .минтермов. Такие дешифраторы используются, например, для пре- образования двоично-десятичного кода в код, предназначенный для управления десятичным индикатором (дешифраторы 4х10). На рис. 1.2 показано условное графическое обозначение дешифратора 4Х 10 (например, микросхемы 155ИД1 и 564ИД1). Микросхема 155ИД1 предназначена для управления высоковольтным десятичным индика- тором (лампами с холодным катодом типа ИН с системой цифр от 0 до 9). Рис. 1.1. Дешифратор 2Х4 Рис. 1.2. Дешифратор 4Х10 (микросхемы ' 155ИД1 и 564ИД1) Дешифраторы являются преобразователями кодов, выполняющих преобразование двоичного и двоично-десятичного кодов в унитарный код. Унитарный код двоичного п-разрядного числа [62] представляется 2" разрядами, только один из разрядов которого равен 1. Шифраторы выполняют функцию, обратную дешифраторам, т. е. преобразуют унитарный код в двоичный или двоично-десятичный. На основе полных дешифраторов строятся дешифраторы-демульти- плексоры, выполняющие функции /, = GK.i(v), где v = (Xi, ... , Хп)', i = О, 1, 2, ..., 2"—1, т. е. используется дополнительный вход G, сиг- нал с которого подается на все ЛЭ И полного дешифратора (рис. 1.3). Рис. 1.3. Четырехканаль- Рис. 1.4. 16-канальный дешифратор-де- ный дешифратор-демульти- мультиплексор 155ИДЗ (а) и 32-канальный плексор дешифратор-демультиплексор, выполнен- ный на микросхемах 155ИДЗ (б) Микросхема 155ИДЗ представляет собой деши фр атор -демульти плек- сор (рис. 1.4, а), выполняющий функции /г = GiGzKsixi, х^, Ху, Хц), где i ==0,1, 2, ..., 15, т. е. данный дешифратор-демультиплексор пред- ставляет собой коммутатор, который передает сигнал GiGa на один из 16 выходов в зависимости от значений сигналов на четырех адрес- ных входах 1, 2, 4 и 8. При G) = Ga^O микросхема 155ИДЗ выполня- ет функции дешифратора 4х16 с инверсными выходами. В левом верхнем поле (рис. 1.4, а) указаны веса входных сигналов Хр {р == ==1, 2, 3, 4), комбинации зна- '""^-.-—^ЗТдТТТ!—) чений которых рассматриваются |п^1 ^rl^ B качестве двоичных чисел. При G) == Gy =5. О каждому входному двоичному числу соответствует сигнал, равный 0, только на выходе, номер которого, указан- ный в правом поле, совпадает с двоичным числом. Рис. 1.5. Сдвоенный четырехканальный дешифратор-демультиплексор 155ИД4 (и) и восьмиканальный дешифратор- демультиплексор, выполненный на мик- росхеме 155ИД4 (б) Использование двух допол- нительных входов Gi и Сг поз- воляет достаточно просто по- строить ' 32-канальный деши- фратор-демультиплексор и 64- канальный дешифратор с инвер- сными выходами (дешифратор 6х64). На рис. 1.4, б показана схема 32-канального дешифратора-демультиплексора, построенного на ос- нове двух 16-канальных дешифраторов-демультиплексоров (микро- схемы 155ИДЗ). В этой схеме входы Ga используются в качестве пятого адресного входа, имеющего вес. 16, а на вход Gi подается коммутируемый на 32 выхода сигнал G, т. е. схема выполняет функ- ции fi = G/QM и fj = /ye = GKs^ie^), где ч = (xi, Хг, Хз, Хц, Xs); i == О, 1, 2, ..., 15. При G==0 данная схема представляет собой де- шифратор 5х32 с инверсными выходами. Для построения дешифрато- ра 6х64 необходимо использовать четыре микросхемы 155ИДЗ, в ко- торых все дополнительные входы Gi и Ga должны быть адресными входами (на входы Ci и Gz каждой микросхемы следует подать одну из четырех комбинаций из прямых и инверсных сигналов G^ и GZ, причем все четыре комбинации должны быть исполь- зованы). В виде микросхем выпускаются также сдвоенные четырехканаль- ные дешифраторы-демультиплексоры, например микросхема 155ИД4 (рио. 1.5, а). Данная микросхема выполняет функции /< == GiGg/CiM и у; = W^W^i^), где v == (Xi, л-г); i = О, 1, 2, 3. При G, =~Wi - ==W^O и Gg^l получается сдвоенный дешифратор 2х4 с инверсными выходами. Если же положить Gi==H^=G и Gg== W^==Xi, где входы Gg и й^а используются в качестве третьего адресного входа, то получится 8-канальный дешифратор-демультиплексор (рис. 1.5,6), выполняю- 8 щий функции f{ = GKi(4} и f] = /44 s= GKi^), где v = (xi, x^Xs); i == 0, 1,2, 3. При G^O данная схема представляет собой дешифратор '3х8 с инверсными выходами. ^ 1,3. МУЛЬТИПЛЕКСОРЫ И ДКМУЛЬТЯПЛЕКСОРЫ АО AJ А2 A3 ВО 87 82 83 Мульти плексором называется КС, имеющая т -(- 2'" входов и один выход, где т — число адресных входов, а 2" — число информационных входов мультиплексора. Адреса представляются в двоичном коде и им присваива- ется номер ;. Каждому адресу с номером /' соответствует свой ин- Ац- формационный вход Л,-, сигнал х, с которого при данном адресе проходит на выход. Основным ' назначением мультиплексора яв- ляется коммутация 2'" входных д сигналов на один выход. Таким д, образом, мультиплексор выпол- : няет функцию 6) /=.^~'Л^,(.), (1.1) 1=0 Рис. 1.6. Четырехканальный мульти- плексор (а) и сдвоенный четырехканаль- ный селектор-мультиплексор 155КП2(б) где v = (Xi, ... , х^), Хр — ад- ресные сигналы; р == 1, 2, ..., т; А/ — входные информацион- ные сигналы мультиплексора. Принципиальная схема четырехканального мультиплексора, имею- щего два адресных входа Xi и Ху,, показана на рис. 1.6, а. В настоящее время промышленностью выпускаются серии микросхем, в состав которых входят мультиплексоры, имеющие число адресных входов т = 2, 3 и 4, причем при числе адресных входов т = 2 выпускаются сдвоенные четырехканальные (2'"= 4) мультиплексоры, число входных информационных сигналов которых равно 2я2 4- 2"1 = 8 (данные мультиплексоры имеют два выхода, а адрес с номером /' управляет двумя входными информационными сигналами А) и Bj}. Условное гра- фическое обозначение сдвоенного четырехканального мультиплексора со стробированием приведено на рис. 1.6,6 (микросхема 155КП2). з Данный мультиплексор выполняет функции: fi=V.\/ А<К,(ч}, - - /•з =^2 V в]^}('i)^ W v = (х!' ^2); Vi и V,. — стробирующие входы. /==0 Стробирующие входы используются для построения коммутаторов с k-l"1 информационными входами (k == 2, 3, 4, ...) на основе 2"1- канальных мультиплексоров. На рис. 1.7 показан 16-канальный ком- мутатор, выполненный на восьмиканальных мультиплексорах (ми- кросхемы 155КП7). Данный коммутатор выполняет функцию; 15 _ / == V Д/C/v), где v = (xi, X2, Xs, х^), т. е. стробирующий вход У ий- ^: ^ х. пользуется в качестве дополнительного адресного входа х^. Микро- схема 155К.П1 представляет собой 16-канальный мультиплексор со стробированием (селектор-мультиплексор). Из двух микросхем 155К.П1 по указанному принципу можно выполнить 32-канальный мульти- плексор. Для получения 64-канального мультиплексора следует использовать четыре микросхемы 155КП1 и ЛЭ И—НЕ, имеющий четыре входа, а управление входами V необходимо производить ин- версным четырехразрядным унитарным кодом, для получения кото- рого удобно использовать четырехканальный дешифратор-демульти- плексор 155ИД4 в режиме дешифратора (см. рис. 1.5, а), т. е. при Gj^OnGz^l. В этом случае на выходах fi (i = О, 1, 2, 3) в зависи- мости от значений адрес- ных сигналов A-i и л'2 будут получаться четырехразряд- ные кодовые комбинации 1110, 1101, 1011 и 0111, т. е. четырехразрядный ин- версный унитарный код. Мультиплексоры можно выполнять на основе дву- направленных аналоговых ключей. Рис. 1.7. 16-канальный мультиплексор, вы- полненный на двух восьмиканальных селек- торах-мультиплексорах 155КП7 Такие мультиплексоры выпускаются в сериях ИМС со структурой КМОП, например 564К.П1 — сдво- енный • четырехканальный мультиплексор и 564КП2 — восьми канальный мультиплек- сор [4J. В этих мультиплексорах при значении стробирующего сигнала V = 1 устанавливается высокий выходной импеданс, что позволяет при построении коммутаторов с числом информационных входов k-2"1, где k = 2, 3, ..., 16, объединять выходы мультиплексо- ров с помощью «монтажное ИЛИ» (схема 16-канального коммутатора подобна схеме рис. 1.7, за исключением того, что отсутствует элемент И—НЕ и мультиплексоры имеют соединенные вместе прямые выходы). Демультиплексоры выполняют функцию, обратную мультиплексо- рам, т. е. производят коммутацию одного информационного входного сигнала на 2" выходов, где т — число адресных входов. Дешифра- торы-демультиплексоры были рассмотрены в § 1.2 (см. рис. 1.3 и 1.4, а). Они могут быть использованы в качестве дешифраторов и де- мультиплексоров. Мультиплексоры, выполненные на основе аналого- вых двунаправленных ключей (например, 564КП1 и 564К.П2), могут выполнять функции и демультиплексоров. В этом случае информаци- онные входы А, являются выходами /,, а выход/ — входом G. 10 § 1.4. СИНТЕЗ КОМБИНАЦИОННЫХ СХЕМ НА МУЛЬТИПЛЕКСОРАХ Кроме основного назначения (коммутации сигналов) мультиплек- соры могут быть использованы для построения постоянных запоми- нающих устройств (ПЗУ) объемом 2'"х1 бит (т—число адресных входов) и для синтеза КС, выполняющих любую функцию /"(v). При использовании мультиплексоров в качестве ПЗУ на информационные f,fv) X, X, X, 2 б е 2 3 7 7 3 1 5 5 1 о 4 4 0 X,. S 7 3 1 5 7 3 1 If 6 2 0 ц- 6 2 0 •I, а] f,(vl Хг В) 0 7 0 0 0 1 0 1 о 0 0 0 ! 0 0 ! X, ! 3 3 7 1 3 3 7 0 2 2 0 0 2 2 0 Хг г! Хг д) Рис. 1.8. Синтез комбинационных схем на мультиплек- сорах входы подаются не изменяющиеся во времени сигналы 0 и 1. Считы- вание данных сигналов производится подачей соответствующих сиг- налов на адресные входы. В этом случае мультиплексор реализует некоторую функцию, представленную в совершенной дизъюнктивной нормальной форме (СДНФ). Действительно, если в выражении (1.1) положить А, =•0,, = 0 и 1, то мультиплексор будет выполнять функ- цию /(v)== V ^/Q(v), /=0 (1.2) где v = (x^, ..., х^). Как известно [52, 53J, соотношение (1.2) представ- ляет собой СДНФ функции /(v). Рассмотрим методику синтеза КС на мультиплексорах. Пусть требуется реализовать функцию /i(^), заданную диаграммой Вейча (рис. 1.8, а). Минимальная нормальная форма (МНФ) данной функ- ции в базисе И—НЕ [52, 53] имеет вид fi IV 1 —= л. Л-о Jlo •^'ч Лд \ 2 Ч 1 2 4 * Для реализаци-и этой функции на восьмиканальном мультиплексоре адрес будем определять числом / = е^еце^Хр = вр = 0 или 1, р = 11 y,-r. T-r ^ /»/А2 A3 А^ А5 Аб А7/ 2 ^W W "•i"o" v 5'—i "J————•И •г?Г " z, ^, *). Нумерация клеток диаграммы Вейча числами / показана на рис. 1.8, б. Каждому адресу / = О, 1, ..., 7 соответствует свой ин- формационный вход А]. Необходимо найти минимальную форму вось- ми функций Aj = fj(xi). Это легко выполнить с помощью диаграммы Вейча на рис. 1.8, а, учитывая, что числа /' произвели ее разбиение на восемь частей, т. е. на восемь диаграмм Вейча для одной перемен- ной Xi, состоящих из двух клеток. Из рис. 1.8 а, б следует, что Ау == " x~i, Ai = 'Xi, AZ = 1, As == х^ Ац = 1, As = 0, As == Xi, A^ == x^ Схема реализующая функцию /i(v), приве- дена на рис. 1.9 (мультиплексор 564КП2). Основной задачей при синтезе КС на мультиплексорах является оптимальный вы- бор переменных, подаваемых на его адресные входы, так как сложность функций А], а зна- 'ff(v) цит и КС, в общем случае зависит от сделан- ного выбора. В рассмотренном примере на информационные входы А] должны подавать- ся функции одной переменной Хр (р == const): Рис. 1.9. Комбинаци- онная схема, выпол- ненная на восьмика- нальном мультиплек- соре 564 КПЗ О, 1, Хр и Хр, так как три из четырех пере- менных подаются на адресные входы. Крите- рием оптимальности выбора адресных пере- менных в данном случае может служить ко- личество функций А), равных 0 и 1, так как такие информационные входы Aj не будут нагружать цепи, формирующие сигналы Хр и Хр. Правило выбора адресных переменных можно установить на ос- новании рассмотрения МДНФ реализуемой функции. Очевидно, что для наиболее рационального использования адресных входов на них следует подавать те переменные, от которых наиболее сильно зависит МДНФ функции. Так, например, если в МДНФ функции какая- либо переменная Хр вообще не входит, то нет смысла использовать ее в качестве адресной переменной, так как соответствующий адресный вход не будет нести никакой логической нагрузки. Поэтому в качестве адресных переменных следует использовать те переменные Хр, которые входят в МДНФ наибольшее число раз как с инверсией (Хр), так и без нее (хр). Из рис. 1.8, а следует, что МДНФ функции /i(v) имеет два пред- ставления /l(v)=.^3V^3^4V^^V^l^ == === Х-^Х^ \/ Д'2 -УЗ Х^ \/ Х-у Х^ Х^ у Х^ Х^ Х^ • Переменная х^ в оба представления МДНФ входит наименьшее число раз по отношению к остальным переменным, поэтому в качестве ад- ресных переменных предпочтительнее выбрать переменные Xi, Хг и Хз. На рис. 1.8, в показана нумерация клеток диаграммы Вейча числа- ми / = е^з (хр = вр == 0 или 1, р = 1, 2, 3), производящими раз- 12 \-f,M f,(v) биение диаграммы Вейча на восемь частей иным способом, чем пока- зано на рис. 1.8, б. Из рис. 1.8, а, в следует, что Ло = 1, Ai = х^, As, == х^, Ay = 0, Ац = 0, As = 0, Ае=- л-4 и Л7 = 1. В данном слу- чае пять функций Aj равны 0 и 1, в то время как в предыдущем приме- ре только три функции Aj равны 0 и 1. Рассмотрим совместную минимизацию двух функций /i(v) и f^), заданных диаграммами Вейча на рис. 1.8, а, г, на сдвоенных четырех- канальных мультиплексорах. Из рис. 1.8, г следует, что МДНФ-функ- ЦИИ: f^) = Х1Х^Хз\/Х^ХзХ^\/ XiX^sX^. ^•г4— L4-1 L АО At А! A3 MS 1—Г х,—ч»х}— ! 2 x!-У ВО В! 82 ВЗ ^- |7 1Г -^ v .10. ^ Комбинационная схема, выполненная на сдвоен- ном четырехканальном муль- типлексоре 564КП1 Рис. В данном примере основной задачей является также оптимальный выбор двух переменных, подаваемых на адрес- ные входы. Так как эти входы управ- ляют обеими частями сдвоенного четы- рехканального мультиплексора, то сле- дует отыскать те две переменные, ко- торые суммарно входят в МДНФ функций /'i(v) и /zM наибольшее число раз. Из приведенных МДНФ функций /iM и /зМ следует, что такими пере- менными являются переменные х^ и Ху. На рис. 1.8,(3 показана нумерация клеток диаграммы Вейча числами / = = е^з(Хр == вр = 0 или 1, /?=2, 3), которые производят разбиение диаграмм Вейча для четырех переменных на четы- ре части (на четыре диаграммы Вейча для двух переменных Xi и х^— каждые четыре клетки, имеющие одинаковые номера /). Произведя миминизацию функций Л; =f(xi, х^) для функции ^i(v) и В, = fpj(xi, Хц) ДЛЯ фуНКЦИИ /zM, ПОЛУЧИМ АО = Xt, AI == XiXt, Ач == А-4, As=Xi, Во==х^, Bi = XiX^ = Ai, Да = 0, By = Xi. Соответствующая этим схемам функция показана на рис. 1.10 (мультиплексор 564КП1). Аналогичным способом выполняется синтез КС, закон функциони- рования которых задается и не полностью определенными функциями. При этом задача синтеза может несколько усложниться из-за появле- ния большего числа эквивалентных представлений МДНФ функций. В заключение отметим, что мультиплексоры могут быть исполь- зованы для преобразования параллельного кода, подаваемого на ин- формационные входы А], в последовательный, снимаемый с выхода, если адреса задавать счетчиком, состояния которого изменяются так- товым сигналом. § 1.3. СХЕМЫ РАВНОЗНАЧНОСТИ КОДОВ Метод минимизации переключательных функций с помощью диаг- рамм Вейча эффективен только при небольшом числе переменных (п < 6). При решении же частных задач диаграммы Вейча достаточно просто могут быть использованы и для синтеза КС, описываемых 13 •^- =! S, У,- xг- =! Уг- ^з- =1 ЧГ ^- "^ У-Г переключательными функциями п <; 8 переменных. В большинстве же случаев синтеза КС, широко применяемых в цифровых устройствах, число переменных п > 8. Поэтому при синтезе таких КС задачи синте- за сводятся к меньшему числу переменных на основании некоторого алгоритма, имеющего место для любого числа переменных п. В этом случае метод минимизации функций с помощью диаграмм Вейча мож- но использовать только как вспомогательный аппарат, а основные же выражения для функций п переменных необходимо получать анали- тическим методом, т. е. проектировщику КС необходимо в совер- шенстве овладеть методами преобра- зований логических выражений с помощью тождеств алгебры логики. f(v) Рис. 1.11. Схемы равнозначности четырехразрядных кодов Далее часто используется опера- ция «сумма по модулю два», поэтому приведем ее определение и основные свойства. Операция «сумма по моду- лю два» (исключающее ИЛИ, логи- ческая неравнозначность) обозначает- ся символом Q) и определяется со- отношением: х@у==ху\/ху= (х\/у)х х (х\/у). Легко убедиться, что 0(3)0= = 1©1 = 0, 0©1 = 1®0 = 1. Опе- рация «сумма по модулю два» ком- мутативна, ассоциативна и дистрибутивна относительно операции конъюнкции, т. е. х © у == у © х, х @ (у © г) == (х © у) @ г, х(У (+) г) = ху Q) хг. Для операции «сумма по модулю два» справедливы следующие тождества: х@0=х, x Ур' •••> Уп)- Так как Хр = 0 или 1 и ур = 0 или 1, то каждая из совокупностей переменные ч' и ч" имеет 2" комбинаций значений переменных Хр и у?. Для краткости такие совокупности зна- чений переменных принято называть кодами, а величины Хр и у? — разрядами кодов КС, реализующая функцию /(v) •= /(v', v"), где v = (д-i, ..., х^, Уь •••• Уп), которая равна 1 только при Хр = г/р для всех р =1,2, ..., п, называется схемой равнозначности кодов. Разряды Хр и ур равны толь- ко в том случае, если х? @ у? == 1, поэтому функция принимает значение, равное 1, только при попарном равенстве всех одноименных разрядов кодов. На рис. 1.11, а, б показаны две схемы, реализующие функцию /(v) и построенные для п = 4 на основании полученного выражения. 14 § 1.6. СХЕМЫ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ Пусть заданы два «-разрядных числа Х и У. Введем для них сим- волические обозначения: Х == (х^, ..., Xi), Y = (г/д, ..., г/i), где Хп и Уп—старшие разряды. Соотношения между числами Х и Y опи- сываются пятью функциями: F{X >K)= О, если Х < Y, F ,^ ^ у\ = J °' если ^^Y 1, если Х >У, 1 1, если X=Y i, если О, если Х < У, 1, если Х > Y, F{X^Y)= ( Р(Х<У)= О, если X>Y, 1, если Х ^ Y. если Л = г О, если Х:э>У, 1, если Х<У, (1.3) Легко заметить, что F{X > Y} = F(X < Y) и F(X < У)= .F(X > К), поэтому можно рассматривать только три функции: F(X > Y}, F(X = Y), F(X = У) и F(K < Y), Далее не представляет труда уста- новить, что f(X>K)= F(XY}-F(X==Y), поэтому в качестве основных можно использовать либо функции F(X > Y) и F(X = К), либо функции F(X < У) и ^(Х = К). Соотношения между числами в позиционных системах счисления, в которых вес любого старшего разряда больше веса любого младшего разряда, довольно просто могут быть установлены на основании по- следовательного сравнения их одноименных разрядов. Сравнение чи- сел можно производить, начиная как с младшего, так и со старшего разряда. Первый вариант сравнения чисел предпочтительнее, так как допускает более естественный способ наращивания их разряд- ности (от младших разрядов к старшим). Для описания схем сравнения двоичных чисел введем в рассмот- рение функции f f I У Y\ f °' если х >Y' /„ =?п(л, Y} = I 1, если Х < Y, О, если Х ^Y, 1, если Х = Y, (1.4) гдеХ = (Хп, ••.,Xi), Y = ( то она будет иметь такой же вид, что и табл. 1.2, а значит /з^^зУ/г^з®^). Фз = /2 (ху © г/з)- (1-7) Из соотношений (1.5)—(1.7) следует общая рекуррентная формула fn = ХпУп V /n-i (^> © Уп), Vn == ft K.i Vi ?, Ti 0 0 0 0 0 0 о 0 0 0 1 1 о 2 0 0 1 0 0 о 3 0 0 1 0 о 4 0 1 0 0 0 1 5 0 1 0 1 1 о 6 0 1 0 0 о 7 0 1 1 1 0 1 8 1 0 0 0 1 • о 9 1 0 0 1 о 10 1 0 1 0 0 о 11 1 0 1 о 12 1 1 0 0 ф ф 13 1 1 0 1 ф ф 14 1 1 1 0 ф ф 15 1 1 1 ф ф Поскольку значения функций (1.8) зависят не только от значений чисел Х и К, но и от значений /о и (ро, то целесообразно для них ввести обо- значения: fn=fn^, ^/о), <Рп=Фп(^, ^Фо). Введем в рассмотрение также функцию gn(X, У//„,(ро) ==tn^,Ylh) • Y). Подставив в выражения (1.9) значения (ро = /о == 1 и п = 1, получим f,(x, к/1)==ад V^©y,==W ^/O)V У/i). Из соотношений (1.6) следует, что W, Y/1) = x^\/[f,(X,Y/0)\/^(X, Y/l)\ (x^y,) = =^(Х, Y/0)\/^(X, Y/l), ' • поэтому f^X. Y/l)^f,(X, K/6)VY). 17 При (ро == О функция (рп(Х, К/О) =0, поэтому на основании выражения (1.10) можно получить Р (X Ylf 0} - f (X Ylf )- i F(x ^ n "P" /0 = 0' gn\^' 'ifo' u^—/л,^л^ ^'/(J — i c/v^w f l l ^(ХЖ) при /(,== 1. Таким образом, имеют место соотношения: /„(X, У/^)= (рп (X, У/(р„) = ^ (^. Ylf», Фо) = ^(^У), если ^=0, F(X^Y), если ^=1, f 0, если (ро = О, i Р(Х=У),если (р„= 1, f F (X > К), если f, = (р„ = О, [ f(X>n, если /оУФ„=1. На рис. 1.13 показана КС, реализующая функции f^(X, Ylfo} и ц>^(Х, Y/(po), где каждый элемент, обозначенный прямоугольником, выполняет элементарные функции (1.9) f^ и (pi. Недостатком этой КС является низкое быстродействие, так как сигналы А-) и г/i, соответству- ющие младшим разрядам сравниваемых чисел, последовательно про- ходят через все элементы, имеющие конечное быстродействие. Досто- инством же данной КС является простота реализации функций fi и (pi. Из выражений (1.11) видно, что совокупность/», (р„ и gn позволяет реализовать все соотношения (1.3) между сравниваемыми двоичными числами. Схемы сравнения двоичных чисел выпускаются в виде микро- схем. Например, микросхема 564ИП2 [4] выполняет функции f„(X, Ylfo), (pn(^, Y/(po) и Vgn(X, Ylfo, Y) при fo = Фо = 0 и F(X ~> Y) при /о \/Фо == 1. На рис. 1.14 показана схе- ма сравнения восьмиразрядных двоичных чисел, выполненная на двух микросхемах 564ИП2. Таким же способом можно построить схему сравнения 4-^-разрядных чисел (k = 3, 4, 5 ...). Стробирование функ- ции gnk(X,Y/fo, •••, Xi) называется ве- личина ГУ'1 Г г w | (О, X), если X'> О, [X ]„ = (A-n+i, Л) = v/^n [ (1, X), если X' < О, где Х = |Х'|, (Хгц.1, X) = (Xn+i, Хп, ..., Xi). Таким образом, прямой код числа X' произвольного знака получается добавлением к модулю числа |Х' | знакового разряда x^i, значение которого определяет знак числа. Прямой код используется при умножении чисел, так как для этого необходимо перемножать модули чисел ]Х'| и \Y'\ и вычислять знак произведения z^, который определяется только значениями знаков чисел X' и Y'. Знак произведения г^ = Хп^ @ Уп+i, где т == 2/г + 1. Теперь перейдем к рассмотрению дополнительного кода. Пусть требуется выполнить вычитание двух целых положительных п-раз- рядных чисел: Х = (Хп, ..., л-i) и Y = (уп, ..., О, Y > 0. Так как разность S'=X — Y = Х + (—Y), то вычитание экви- валентно сложению с отрицательным числом—Y. В десятичной сис- теме счисления п Х =^„ • 2"-1 + x^.i • 2"-2 + . . . + ^21 + х^° = V хр 2"-1. p=i Максимальное значение Х получается при Хр == 1 для всех р = i= 1, 2, .,., п: •fu6~, / / -'/ / А^/ У ^ ^Сб^-й?-^ /' (1.13) Таким образом, 0 < Х < 2"—1 и 0 < Y < 2" Разность -1. S' =X —Y =X—2^^+(2n—Y)=X—2n+W, (1.14) где W = 2"— Y. Так как 0 < Y ^ 2"—1, то 0 < W < 2". Поло- жительное число W = 2"—Y называется дополнением Y до 2". Из соотношения (1.14) следует, что Х—Y + 2" = Х + W, т. е. вычи- тание сводится к сложению, но результат надо скорректировать на 2" (вычесть из разности 2я). Из выражения (1.13) следует, что п 2"= 'y^^+l, 21 ^2"-У=^-^2-+1= P=I D==1 П -^(l-^^-i+l^ V^.2^41, D==( ^——— • P=1 так как 1 — ур ="ур. Поскольку 0 < W < 2", то ^=(^. . . . ш,)=(^, ...,^)+i=f+-l, ^^(г/., ...,уд; +1 =(0,0, ...,0, 1). Разность (1.14) можно представить в виде о/ W =--(0.2" ^ = X - 2 Обозначим (0.2"+Х)=(0, ^, . . (-1-2" 4 Г)=(], ^ ny,). Величина (0, х^, ..., Xi) называется дополнительным ко- дом положительного числа Х (совпадает с прямым кодом), а величи- на (1, Wn, ..., Wi) — дополнительным кодом отрицательного числа—У. Здесь значение (п + 1)-го разряда определяет знак числа (0 — число положительное, 1 —число отрицательное). Если число У может и меть любой знак, то дополнительный код 1 (О, Y), если Y' > 0. д 1 (1, W), если Г<0, ' где Y - \Y'\ = (уп, .... yt), W = (^, .... w,) ="У + 1 == 2"-У. Дополнительный код отрицательных чисел можно представить также в виде [—У1д - (1, Т)+ 1. Из определения (1.15) следуют правила получения дополнитель- ного кода отрицательных чисел (правила преобразования прямого кода в дополнительный). Для этого необходимо: 1) записать модуль Y == \Y'\ отрицательного числа Y' в двоичной системе счисления; 2) взять инверсию от каждого разряда числа Y, т. е. вычислить чис- ло У = (у^, ..., г/,); 3) сложить полученное число Y с единицей, т. е. вычислить число Y + 1; 4) записать 1 в (я+1)-й разряд. В качестве примера рассмотрим отыскание дополнительного кода числа Y' == —24: 16 8 4 2 1 — веса разрядов 11000 ~ \Y'\ = + 24, О 0 I 1 1 ~ Y , + 00001 ~ + 1, о i о о о ^ 7~ 4- i = ir, 1. О i 0 0 0 ~ 1У']д (для наглядности знаковый разряд будем отделять точкой). Сложение двоичных чисел X' и Y', представленных в дополни- тельном коде, основывается на теореме (приводится без доказательст- ва): дополнительный код арифметической суммы S' двух чисел X' и Y' любых знаков равен арифметической сумме дополнительных ко- дов чисел, т. е.: [5Чд == [X' + У']д = [Х']д + [УЧд, причем при сложении чисел одинакового знака должно выполняться условие: \Х'\ + \Y'\ < 2"—1, т. е. разрядная сетка не должна переполнять- ся. Если X' > О, Y' > 0 и |Х'| + \Y'\ > 2", то происходит потеря значения +2" и изменение знака остатка суммы на противоположный. Если же X' •< 0 и Y' <, 0, то потеря значения —2" и изменение зна- ка остатка суммы на противоположный происходит при |Л"'| + |У| > 5>2"+1. Из теоремы следует, что для сложения и вычитания двоичных чисел, представленных в дополнительном коде, может быть использован сумматор, приведенный на рис. 1.17. Рассмотрим теперь преобразование дополнительного кода (1.15) отрицательных чисел в прямой код. Так как W = 2"—Y, то Y = 2"— —W. Поэтому -'V^^^VO -шр)2^-1+ 1 = p=i p=i п --\^Wp•2P-l+ 1 ==W + 1, где W = (Шп, ..., w^. Из этого следует, что правила обратного пере- вода дополнительного кода в прямой аналогичны правилам перевода прямого кода в дополнительный. В заключение рассмотрим пример вычисления суммы чисел Х = == +56 и У == —98 (S' = +56 — 98 = —42) в дополнительном коде. Сначала необходимо представить числа Х и У в дополнительном коде: 0. 64 0 0 32 i1 16 1 8 1 1 4 0 0 2 0 0 1 -0 'о ~ - веса разрядов, ^ Л == + 56, 1 1 о U U ] U - . |у'|= /^4-98, + 0 0 о о 1 о 1 0 10 0 0 1 - - У,- + 1, 1. 0 0 о о 1 1 1 1 1 1 0 -о ~ - Y + \==W, - [Пд. О 0 11110 1. О 0 11110 Затем вычисляем арифметическую сумму дополнительных кодов [Х1д и [У']д: 0. О 1 1 1 О О О ~ [Х]д, + i. о о i i i i о ~ [УЧд, 1. 1 0 1 0 1 1 0 ~ [Л']д+[К'1д= [5']д. 23 s' v- сошияннем перевод дополнительного кода IS'] ц = (1, V) суммы Х -\- У в прямой код: 1. 1 о о 1 о - - Е5'1д,- V,- +1,- S = + 42, - [S']n. 0-^ 1о о о 1о о о о о о о 1 1 ) -1 -о -о - о о 1 1 о о 1 1 " — 1^ Jrr Очевидно, что все изложенное относительно двоичных сумматоров и дополнительного кода справедливо не только для целых, но и для дробных чисел. § I.'). ОБЕ'АТНЫЙ КОД И СУММАТОРЫ ДЛЯ ЧИСЕЛ, ПРВДСТЛВ.ЛЕИНЫХ 8 ПРЯМОМ КОДЕ Для суммирования чисел X' и V любого знака часто используется их представление в обратном коде, который определяется соотноше- нием IX'] -I (0> х)' если х' >0' 1 (1, X), если X' <0, где Х = (Хп, ..., Xi), Х = (Хп, ..., Xi). Число нуль в обратном коде имеет два представления (0, 0, ..., 0) — положительный и (1, I, ...,1)— отрицательный нули. Прямой, дополнительный и обратный коды по- ложительных чисел совпадают. Сравнив последнее выражение с вы- ражением (1.15) для дополнительного кода, легко заметить, что об- ратный и дополнительный коды отрицательных чисел связаны соот- ношением 1—Х]о == [—Х]д—1, так как 1—XJ„ = (1, X), а 1—Х]д = = (1, X) + 1. Установим правило сложения чисел в обратном коде, используя связь между прямым и дополнительным кодами. Для этого покажем, что это правило определяется соотношением [S'},=[X'},+[Y'\,+p^, где рп+2 — перенос в (/г+2)-й разряд из знакового разряда, т. е. пере- нос рп^.2 следует подать на вход переноса первого разряда двоичного сумматора (рп+2 = 0 или 1). Будем полагать, что при сложении чисел X' и Y' разрядная сетка не переполняется, а значит не изменяется знак суммы S' на противоположный. Справедливость правила сложения чисел в обратном коде для слу- чаев X' S Он Y' = О (X' = 0 и V ^ 0) проверяется непосред- ственно на основании приведенного определения этого правила. Например, при X' = Y' == 0 получим, что [•yJo^tOlo-HOlo+A^-O. 1. - > 1)+(1> 1, -, 1)+/W Из данного соотношения видно, что из знакового разряда возникает перенос, т. е. р^г = 1. Поэтому обратный код суммы [5'Je == (I, 1,... 24 1) — отрицательный нуль. Рассмотрим другие возможные случаи сложения чисел X' и У. Пусть X' <: 0 и Y' > 0, т. е. суммируются положительные числа Х и Y. В этом случае сумма S' >- 0 и дополнительный код суммы: [5'1д = [Х]д + [К]д = (О, X) + (О, К). Из данного выражения видно, что перенос из знакового разряда возникнуть не может, т. е. перенос р^г = 0, а значит [S']o = 1Х]<, + [Y\o == [5'1д, так как обратный и дополнительный коды положительных чисел совпадают. Таким образом, сформулированное правило сложения чисел в обрат- ном коде справедливо при X' > 0 и Y' > 0. Пусть X' > 0 и Y' <: 0, т. е. суммируются числа Х и Y' = —Y. В этом случае сумма S' может иметь любой знак. Дополнительный код суммы определяется соотношением [S'\n = |Х]д + [- Цд = (О, Х)+(1,7)+1. Если сумма 5' < 0, то перенос из знакового разряда не возникает (Рщ.2 = 0), так как иначе знак суммы изменился бы на противополож- ный. Поэтому обратный код суммы: [S']o = [Х]о + I—Yig = [5']д—1, как и должно быть на основании связи обратного и дополнительного кодов отрицательных чисел. Если же сумма S' > 0, то из выражения для дополнительного кода суммы следует, что должен возникать пере- нос из знакового разряда (рщ.ч = 1), так как в противном случае знак суммы изменился бы на противоположный. Поэтому обратный код суммы [s^rxL+i-^+i =[5']д, как и должно быть, так как обратный и дополнительный коды поло- жительных чисел совпадают. При Y = —X сумма S' == 0 и обратный код суммы [S'lo^tXL+I-X]^^, Х)+(1.Л)=(1, 1, ... , 1), т. е. в результате суммирования получается отрицательный нуль- Положительный и отрицательный нули при выполнении арифметиче- ских операций эквивалентны друг другу, т. е. появление отрица- тельного нуля не приводит к ошибкам в вычислительном процессе. Таким образом, при X' > О, Y' < 0 сформулированное правило сло- жения чисел в обратном коде справедливо. Случай X' < 0 и Y' ~> О аналогичен случаю X' > 0 и Y' <. О, поэтому рассматривать его нет необходимости. Пусть, наконец, X' •< 0 и Y' < 0, т. е. суммируются отрицатель- ные числа. В этом случае сумма S' •< 0 и дополнительный код суммы [У]д = |-Х]д + 1-Пд= (1, Х)+1+(1,Г) + 1. Так как сумма S' <. О, то должен возникать перенос от знакового разряда (ртц.2 == 1). так как в противном случае знак суммы изменился бы на противоположный. Поэтому обратный код суммы: [S'lo == = [—Х]о + [—У]о + 1 = 15Чд—1, как и должно быть на основа- нии связи обратного и дополнительного кодов отрицательных чисел. 25 Таким образом, сформулированное правило сложения чисел в обрат- ном коде справедливо при X' <_ 0 и Y' <. 0. Преимуществом обратного кода является простота его получения. В частности, для получения обратного кода положительного числа X, умноженного на —1, достаточно проинвертировать все разряды об- ратного кода этого числа X. Недостатком использования обратного кода является меньшее быстродействие сумматора, так как перенос из последнего (знакового) разряда подается на вход переноса первого разряда, что при равенстве данного пе- реноса единице может заново вызвать в сумматоре переходный процесс. Рис. 1.19. Схема преобра- зования четырехразрядного дополнительного кода в прямой код и четырехраз- рядного прямого кода в до- полнительный код Рассмотрим теперь суммирование чи- сел, представленных в прямом коде. В этом случае суммирование можно вы- полнить с помощью предварительного преобразования прямого кода в допол- нительный или обратный код. Чтобы сумму представить в прямом коде, не- обходимо выполнить обратное преобра- зование. При использовании дополни- тельного кода указанные преобразова- ния наиболее просто осуществляются с помощью ЛЭ, выполняющих операцию «сумма по модулю два», и двоичных сумматоров на основании правил, приведенных в § 1.8. Так как правила преобразования прямого кода в дополнительный и дополни- тельного в прямой идентичны, то эти преобразования выполняются одной и той же схемой. На рис. 1.19 показана схема преобразования четырехразрядных кодов (х^ — знаковый разряд). Поясним работу схемы. Рис. 1.20. Схема сумматора для четырехразрядных двоичных чисел, представленных в прямом коде Пусть на вход подается прямой код rv/i f (°'Хз, Ху х^), если X' > О, [л 1п= \ ,, , у/ [ (1, Хз, л-2, A-i), если Х <$о- Если л-4 == О (число положительное), то ее? = Хр Q) 0 == Хр и рр = х? (р = 1,2, 3), т. е. код не изменяется. Если Хц==\, то Кр= Хр @1 = хр и сумматор производит вычисление суммы (1, X) + 1 == (1, Xs, x.^ ^i) + 1 (?4—знак числа). Отрицательный нуль прямого кода пере- водится при этом в дополнительный код нуля. Если на вход данной схемы подать дополнительный код, то на выходе получим прямой код. На рис. 1.20 показана схема сумматора для четырехразрядных чисел X' и Y'', представленных в прямом коде. С помощью сумматора Di производится преобразование прямого кода числа X' в дополни- тельный код. Сумматор Dg используется как для преобразования пря- мого кода числа У в дополнительный, так и для сложения дополнитель- ных кодов чисел X' и Y''. С помощью сумматора Dy производится пре- образование дополнительного кода суммы в прямой (если это требуется). Для выполнения рассмотренных в § 1.8 и 1.9 операций можно использовать микросхему 155ИПЗ, представляющую собой арифме- тико-логическое устройство (АЛУ), реализующее 16 логических и 16 арифметических операций. Выбор операции, выполняемой АЛУ, за- дается пятиразрядным кодом, подаваемым на его управляющие входы. ^ 1.10. ДЕСЯТИЧНЫЕ СУММАТОРЫ Десятичные сумматоры применяются в тех случаях, когда числа X' и Y' представлены в десятичной системе счисления и нежелательно вводить преобразование десятичных чисел в двоичные. В этом случае можно использовать независимое преобразование каждой десятичной цифры в код с избытком 3 [48]. Это проще выполнить, чем преобра- зование всего десятичного числа в двоичный код. Для представления любой десятичной цифры О, 1, ..., 9 достаточно использовать четыре символа 0 и 1. На практике широко применяется четырехразрядный код 8—4—2—1 (двоично-десятичный код). Числа 8, 4, 2 и 1 являются весами разрядов. Таким образом, запись десятич- ной цифры в коде 8—4—2—1 совпадает с записью двоичных чисел от О до 9 (например, 0101 ~ 5), а га-разрядное десятичное число представ- ляется с помощью тетрад, каждая из которых состоит из четырех дво- ичных разрядов (например, 283 ~ 0010.1000.0011). Такое представле- ние десятичных чисел будем считать исходным. Код 8—4—2—1 неудобен для выполнения арифметических опера- ций, в частности из-за сложности обнаружения переноса в следующую тетраду при Хр + Yp >. 10 (Хр и Y,, — р-ые разряды десятичных чисел Х и Y). Код 8—4—2—1 для числа Хр + 3 называется кодом с избытком 3 числа Хр и обозначается через {Хр} [46]. Для сложения четырехразрядных кодов (Хр) и {Yp} можно использовать четырех- разрядные двоичные сумматоры, описанные выше. Рассмотрим осо- бенности сложения положительных чисел Хр и Y р в коде с избытком 3. 27 Глава 2 СИНТЕЗ ЦИФРОВЫХ АВТОМАТОВ § 2.1. АСИНХРОННЫЕ ПОТЕНЦИАЛЬНЫЕ ТРИГГЕРЫ В микросхемном исполнении выпускаются как синхронные, так и асинхронные потенциальные триггеры, существенно отличающиеся по своим свойствам. Однако используемые условные графические обозначения и способы описания законов функционирования тригге- ров не позволяют установить это различие. Например, по справоч- нику [63] невозможно определить, какие из микросхем 155ТМ2, 155ТМ5 и 155ТМ7 представляют собой синхронные, а какие асинхрон- ные потенциальные D-триггеры*. Основное различие синхронных и асинхронных триггеров заклю- чается в том, что первые имеют информационные и тактовый входы, а последние только информационные. Однако в настоящее время один из информационных входов асинхронных D-триггеров обозначается буквой С, как и тактовый вход синхронных триггеров, и обоим им придается одинаковый смысл. Чтобы исключить неоднозначность интерпретации условных графических обозначений синхронных и асинхронных триггеров, информационные входные сигналы последних будем обозначать буквами со штрихами, а вход С — буквой F'. Такие изменения в обозначениях связаны также с тем, что при использовании формальных методов синтеза цифровых автоматов основной задачей является отыскание функций возбуждения информационных входов, тогда как тактовый сигнал при синтезе не учитывается, а значит нель- зя одной и той же буквой С обозначать входы, имеющие совершенно различное функциональное назначение. Принципы построения и синтез асинхронных и синхронных триг- геров основных типов из ЛЭ И—НЕ подробно изложены в [52, 53J. Здесь ограничимся только рассмотрением некоторых особенностей их законов функционирования и описанием триггеров, входящих в состав серий 155 и 564 микросхем. На рис. 2.1, а приведено условное графическое обозначение D'- ^'-триггеров микросхемы 155ТМ7 [63]. Эти триггеры описываются функциями переходов Q^D^VQ.^, r =1,2, (2.1) т. е. четыре D'-F'-Tpurrepa разделены на две независимые группы и каждая имеет свой, но один и тот же информационный сигнал F'. Микросхема 155ТМ5 также содержит четыре асинхронных D'-F'- триггера, разделенных на две независимые группы (отличается от мик- росхемы 155ТМ7 отсутствием инверсных выходов триггеров). На ос- новании функции переходов^.!) легко убедиться, что Q^^D'F' V QF'' * В дальнейшем термин «потенциальный» часто будем опускать. 46 т. е. при изменении функции возбуждения^' на инверсную D' прямой Q и инверсный Q выходы D'-F'-триггера меняются местами. На рис. 2.1, б приведено условное графическое обозначение D'-F'- триггеров микросхемы 564ТМЗ. Данные триггеры описываются функ- циями переходов Q^D^VQ.^, (2.2) где г =1, 2, 3, 4, F'=F\ @ F'^, т. е. триггеры имеют общий вход F', формируемый из сигналов F\ и FZ с помощью входной логики о,' Т ^ Щ F' R'S' == 0—функция переходов асинхронного 7?'-5'-триггера. Из соотношений (2.9) следует также, что при R' = 1 или S' == 1 такто- вый сигнал Я не может изменять состояние триггера. Следует от- метить, что часто используются инверсные входы R' и S', т. е. на триг- гер воздействуют значения сигналов на этих входах, равные но еди- 49 нице, а нулю. Так, микросхема 155ТМ2 (рис. 2.4, а) имеет инверсные входы R' и S', а микросхема 564ТМ2 (рис. 2.4, б) — прямые входы 7?' и S'. Тактовый вход в синхронных триггерах помечается знаком о или о (знаком > помечается инверсный тактовый вход, т. е. если на триггер воздействует сигнал dH =1). Микросхема 155ТМ8 со- держит четыре синхронных D-триггера с общими инверсными так- товым С и установочным R' входами. Если в (2.4) и (2.5) положить/i=Y и /2==/(, то получим функцию переходов J-K- триггеров двух типов Q^QJdH^QKdH, (2.10) (y=Qd(JH)\/Qd(Kf^. (2.11) Преимуществом второго типа тригге- ров является то, что их можно исполь- зовать в качестве асинхронных импульс- ных триггеров с двумя импульсными входами dJ и dK,- Действительно, если ры типа D 155TM2 564ТМ2 (б) (а) „ „, „ в соотношении (2.11) положить Hs=\, Рис. 2.4. Синхронные тригге- л, л J,/ _.. _.-_- ^ -icr^»," —и то получим функцию переходов dJ-di\- —.-__-_- ii-n r-m • триггера 152, 53] (2.12) Использование таких триггеров позволяет уменьшить затраты на реа- лизацию цифровых автоматов. Выпускаемые в виде микросхем /-/С-триггеры имеют также асин- хронные потенциальные входы R' и S'. На рис. 2.5 показано условное графическое обозначение ./-/С-триггера с входной логикой ЗИ по вхо- дам J и К и прямым тактовым входом (микросхема 155ТВ1). Микро- схема 564ТВ1 содержит два ./-/'(-триггера с инверсным тактовым вхо- дом и прямыми асинхронными входами R' и S' [данные /-/("-триггеры описываются функцией переходов (2.10), т. е. их нельзя использовать в качестве d^-d/C-триггеров]. Если в (2.11) положить J=K.=T, то получим функцию переходов Т-триггера Q+ = Qd(TH) V WH) = Q© d(TH). (2.13) Такие триггеры удобно использовать при построении двоичных и дво- ично-десятичных счетчиков, выполняемых в виде микросхем средней степени интеграции. Г-триггер можно получить также из D-триггера, и ЛЭ И—НЕ. Действительно, если в (2.8) подставить D=Q, а сигнал Н заменить на ТН, то получится функция переходов (2.13). Схема такого Т-триггера приведена на рис. 2.6, а (если у D-триггера так- товый вход прямой, то следует использовать ЛЭ И). На рис. 2.6, б показано условное графическое обозначение данного триггера. Триг- гер срабатывает при значении сигнала d(TH) = T*dH\/ H*dT =° 1. 50 Из этого следует, что информационный сигнал Г не должен изменяться с 1 на 0 при значении тактового сигнала Н = 1. Если в (2.7) положить, что I^ = S, /2==/? и RS = 0, то получим функцию переходов синхронного /?-5-триггера (y=S\/QR, RS=0, (2.14) на основании которой производится синтез синхронных автоматов из триггеров этого типа. Из (2.7) следуют также функции переходов —^ —& ~Z_ J н~^с ~Z & _ к —OR' S а Рис. 2.5. Синхронный триггер типа J-K 155TB1 Рис. 2.6. Синхронный триггер типа Т (а) и его условное графическое обозначение (б) D-триггера (/i=D, /2=?>), ./-/(-триггера (Ii=-J, 1г=К) и Г-триггера (/,=/.= Т): (У-==г), (y=QJ\/QK, Q+ = Q ® Г, (2.15) (2.16) (2.17) используемые для синтеза цифровых автоматов из триггеров данных типов. Синтез синхронных триггеров типов D и J-K, описываемых функ- циями переходов (2.8), (2.10) и (2.11) из ЛЭ И—НЕ, асинхронных элементов задержки D' и асинхронных 7?'-5'-триггеров приведен в [52, 53]. Там же изложены методы синтеза синхронных автоматов на триггерах типов D, R-S, J-K. и Т на основании функций переходов (2.14)—(2.17). Регистры памяти и оперативные запоминающие устройства (ОЗУ) используются для записи, хранения и считывания дифровой инфор- мации. Регистры памяти целесообразно использовать только для хра- нения небольшого объема информации (одного или двух байтов; 61 ИСПОЛЬЗОВАННАЯ ЛИТЕРАТУРА 1. Адамчук А. В., Ефимов Б. А., Котиков В. М. и др. Микропроцессорная реализация бортового измерителя дальности РСБН. — Вопросы радиоэлектро- ники, серия ОТ, 1981, вып. 9. 2. Алексенко А. Г., Коломбет Е. А., Стародуб Г. И. Применение пре- цизионных аналоговых ИС. — М.: Радио и связь, 1981. 3. Акментыныи Я• Я., ВартиньВ. Р., Матоекин В. В., Шенинь А. Э. Компаратор напряжения 521СА2. — Электронная промышленность, 1975, № 10, с. 50—52. 4. Аналоговые и цифровые интегральные схемы/ Якубовский С. В., Бар- канов Н. А., Кудряшов Б. П. и др.; Под ред. С. В. Якубовского. — М.: Сов. радио, 1979. 5. Аоки М. Оптимизация стохастических систем: Пер. с англ. /Под ред. Я. 3. Цыпкина. — М.: Наука, 1971. 6. Балашов Е. П., Пузанков Д. В. Микропроцессоры и микропроцессорные системы. — М.: Радио и связь, 1981. 7. Баранов С. И. Синтез микропрограммных автоматов. — Л.: Энергия 1979. 8. Баранов С. И., Синев В. Н. Автоматы и программируемые матрицы. — Минск: Высшая школа, 1980. 9. Белоус А. И., Кляшторный М. Ю., Хвощ С. Т. Опыт разработки специ- ализированных микро-ЭВМ на основе микропроцессора К584ИК1. — Л.: ЛДНТ 1980. 10. Бобнев М. П., Кривицкий Б. X., Ярлыков М. С. Комплексные системы радиоавтоматики. — М.: Сов. радио, 1968. 11. Бортовые системы управления полетом/Под, ред. Ю. В. Байбороди- на. — М.: Транспорт, 1975. 12. Бахтиаров Г. Д., Малинин В. В., Школин В. П. Аналого-цифровые преобразователи. — М.: Сов. радио, 1980. 13. Балакай В. Г., Крюк И. П., Лукьянов Л. М. Интегральные схемы ана- лого-цифровых преобразователей /Под ред. Л. М. Лукьянова. — М.: Энергия, 1978. 14. Бедрековский М. А., Кручинкин Н. С., Подолян В. А. Микропроцессо- ры. — М.: Радио и связь, 1978. 15. Ван Трис Г. Теория обнаружения, оценок и модуляции. Т. I, II, III. Пер. с англ. — М.: Сов. радио, 1972—1977. 16. Вопросы статистической теории радиолокации. Т. I и II. П. А. Бакут, И. А. Большаков Б. М. Герасимов и др.; Под ред. Г. П. Т ар таковского. — М.: Сов. радио, 1963. 17. Введение в цифровую фильтрацию/ Под ред. Р- Богнера и А. Констан- тинидиса. Пер.с англ./ Под ред. Л. И. Филипдоча. — М.: Мир, 1976. 18. Голд Б., Рэйдер Ч. Цифровая обработка сигналов: Пер. с англ. / Под ред. А. М. Трахтмана. — М.: Сов. радио, 1973. 19. Глобус И. А. Двоичное кодирование в асинхронных системах. — М.: Связь, 1972. 20. Гитис Э. И., Пискулов Е. А. Аналого-цифровые преобразователи. — М.: Энергоиздат, 1981. 21. Гилл А. Линейные последовательностные машины: Пер. с англ. / Под ред. Я. 3. Цыпкина. — М.: Наука, 1974. 22. Гришин Ю. П., Казаринов Ю. М., Катиков В. М. Микропроцессоры в радиотехнических системах. — М.: Радио и связь, 1982. 23. Гришин Ю. П. Дискретная фильтрация в радиотехническом измери- теле при случайных пропаданиях сигналов. — Известия вузов СССР. — Радио- электроника, 1977, № 4, с. 65—72. 24. Егоров Г. И., Матоекин В. В., Михеев Л. А., Шенинь А. Е. Сдвоен- ный стробируемый компаратор напряжения 521СА1. — Электронная промыш- ленность, 1975, № 8, с. 54—56. 312 25. Егоров Г. И.. Кобзарь С. И., Тулевский В. М., Фарафонов В. В. Быст- родействующий компаратор напряжения К521СА4. — Электронная промыш- ленность, 1981, № 4, с. 21—23. 26. Зубашич В. Ф., Кобылинский А. В., Темченко В. А. Сабадаш Н. Г. Микропроцессорный комплект БИС серии К580. Семейство микро-ЭВМ «Электро- ника К1». —Электронная промышленность, 1979, № 11—12, с. 19—22. 27. Ипатов В, П. Троичные последовательности с идеальными периодиче- скими автокорреляционными свойствами. — Радиотехника и электроника, 1979, т. 24, № 10, с. 2053—2057. 28. Ипатов В. П. К теории троичных последовательностей с идеальными автокорреляционными свойствами. — Радиотехника и электроника, 1980, т. 25, № 4, с. 723—727. 29. Катиков В. М., Черных Б. Н. Эффективность бинарного накопления импульсных сигналов при декодировании интервальных кодов. — Радиотех- ника, 1977, т, 32, № 2, с. 86—88. 30. Клингман Э. Проектирование микропроцессорных систем: Пер. с англ./ Под ред. С. Д. Пашкеева. — М.: Мир, 1980. 31. Каган Б. М. Электронные вычислительные машины и системы. — М.: Энергия, 1979. 32. Каган Б. М., Сташин В. В. Микропроцессоры в цифровых системах. — М.: Энергия, 1979. 33. Карцев М. А. Архитектура цифровых вычислительных машин. — М.: Наука, 1978. 34. Кузьмин С. 3. Основы теории цифровой обработки радиолокационной информации. — М.: Сов. радио, 1971. 35. Кук Ч., Бернфельд М. Радиолокационные сигналы: Пер. с англ. / Под ред. В. С. Кельзона. — М.: Сов. радио, 1971. 36. Лапинскас И. И., Манставичус Т. А., Марцинкявичус И. К. Компа- раторы напряжения серии К597. —Электронная промышленность, 1981, № 4, с. 19—21. 37. Лазарев В. Г., Пийль Е. И. Синтез управляющих автоматов. — М.: Энергия, 1978. 38. Лихарев В. А. Цифровые методы и устройства в радиолокации. — М.: Сов. радио, 1973. 39. Материалы XXVI съезда КПСС. — М.: Изд-во политической литера- туры, 1981. 40. Микроэлектронные цифро-аналоговые и аналого-цифровые преобразо- ватели информации/ Смолов В. Б., Угрюмов Е. П., Шмидт В. К. и др.; Под ред. В, Б. Смолова. — Л.: Энергия, 1976. 41. Микропроцессорные системы. Материалы семинара/Под ред. Е. П. Ба- лашова.— Л.: ЛДНТП , 1981. 42. Майоров С. А., Новиков Г. И. Структура электронных вычислительных машин. — Л.: Машиностроение, 1979. 43. Митяшов Б, Н. Определение временного положения импульсов при наличии помех. — М.: Сов.радио, 1962. 44. Мейзда Ф. Интегральные схемы. Технология и применение: Пер. с англ. /Под ред. М. В. Гальперина. — М.: Мир, 1981. 45. Миллер Р. Теория переключательных схем. Ч. 1: Пер. с англ. /Под ред. П. П. Пархоменко. — М.: Наука, 1970. 46. Папернов А. А. Логические основы цифровой вычислительной тех- ники. — М.: Сов. радио, 1972. 47. Первачев С. В., Валуев А. А., Чиликин В. М. Статистическая динамика радиотехнических следящих систем. — М.: Сов. радио, 1973. 48. Поспелов Д. А. Арифметические основы вычислительных машин дис- кретного действия. — М.: Высшая школа, 1970. 49. Питерсон У., Уэлдон Э. Коды, исправляющие ошибки: Пер. с англ. / Под ред. Р. Л. Добрушина и С. П. Самойленко. — М.: Мир, 1976. 50. Поиск, обнаружение и измерение параметров сигналов в радионавига- ционных системах/ Ипатов В. П., Казаринов Ю. М., Коломенский Ю. А. и др.; Под ред. /О. М. Каваринова. — М.: Сов. радио, 1975. 313 51. Прангишвили И. В. Микропроцессоры и микро-ЭВМ. — М.: Энергия 1979. 52. Пухальский Г. И. Логическое проектирование цифровых устройств радиотехнических систем. — Л.: Ленинградский университет, 1976. 53. Расчет элементов импульсных и цифровых схем радиотехнических уст- ройств / Васильева В. П., Гришин Ю. П., Зюбенко В. Д. и др.; Под ред. Ю. М. Казаринова — М.: Высшая школа, 1976. 54. Репин В. Г., Тартаковск.ий Г. П Статистический синтез при априор- ной неопределенности и адаптация информационных систем. — М.: Сов. радио 1977. 55. Рабинер Л., Гоулд Б. Теория и применение цифровой обработки сигна- лов: Пер. с англ./ Под ред. Ю. Н. Александрова. — М.: Мир, 1978. 56. Сколник М. Справочник по радиолокации. — М.: Сов. радио, 1976_ 1979. —Т. 1. Основы радиолокации/Ред. рус. пер. Я. С. Ицхоки, 1976. 57. Сосулин Ю. Г. Теория обнаружения и оценивания стохастических сиг- налов. — М.: Сов. радио, 1978. 58. Сосновский А. А., Хаймович И. А. Радиотехнические средства ближней навигации и посадки летательных аппаратов. — М.: Машиностроение, 1975. 59. Сейдж Э., Меле Д. Теория оценивания и ее применение в связи и управ- лении: Пер. с англ./ Под ред. Б. Р. Левина. — М.: Связь, 1976. 60. Соучек Б. Микропроцессоры и микро-ЭВМ: Пер. с англ./ Под ред. А. И. Петренко. — М.: Сов. радио, 1979. 61. Современные линейные интегральные микросхемы и их применение: Пер, с англ./ Под ред. М. В. Гальперина. — М.: Энергия, 1980. 62. Справочник по цифровой вычислительной технике /Под ред. Б. Н. Ма- линовского. — Киев,: Техника, 1974. 63. Справочник по интегральным микросхемам / Тарабрин Б. В., Якубов- ский С. В., Барканов Н. А. др.; Под ред. 5. В. Тарабрина. — М.: Энергия, 1981. 64. Степаненко И. П. Основы теории транзисторов и транзисторных схем М.: Энергия, 1973. 65. Тузов Г. И. Статистическая теория приема сложных сигналов. — М.: Сов. радио, 1977. 66. Фистер М. Логическое проектирование цифровых вычислительных машин. — Киев: Техника, 1964. 67. Фридман А., Менон П. Теория и проектирование переключательных схем: Пер. с англ./ Под ред. В. А. Тафта. — М.: Мир, 1978. 68. Фролкин В. Т., Попов Л. Н. Импульсные устройства. — М.: Сов. ра- дио, 1980. 69. Хилбурн Дж., Джулич П. Микро-ЭВМ и микропроцессоры: Пер. с англ./ Под ред. С. Д. Пашкеева. — М.: Мир, 1979. 70. Шило В. Л. Линейные интегральные схемы в радиоэлектронной аппа- ратуре. — М.; Сов. радио, 1979. СПИСОК ОСНОВНЫХ СОКРАЩЕНИЙ АЛУ — арифметическое логическое устройство АР — арифметический расширитель АЦП — аналого-цифровой преобразователь БИС — большая интегральная схема БНК — бортовой навигационный комплекс БПФ — быстрое преобразование Фурье В К — выбор кристалла ВУ — внешнее устройство ГСА — граф-схема алгоритма ГТИ — генератор тактовых импульсов ДУ — дискретное цифровое устройство ДШ — дешифратор ЗУ — запоминающее устройство ИМС — интегральная микросхема ИФ — интерфейс КПДП — контроллер прямого доступа к памяти КС — комбинационная схема ЛА — летательный аппарат ЛЭ — логический элемент ЛУ — логическое условие МБР — многорежимный буферный регистр МК — микрокоманда МНФ — минимальная нормальная форма МП — микропроцессор МПВУ — микропроцессорное вычислительное устройство МПК — микропроцессорный комплект . МПС — микропроцессорная секция ОА — операционный автомат ОЗУ — оперативное запоминающее устройстве ПДП — прямой доступ к памяти ПЗУ — постоянное запоминающее устройство ' ПКВ — преобразователь код—время ПКН — преобразователь код—напряжение ПКП — программируемый контроллер прерывания ПЛМ — программируемая логическая матрица ПНК — преобразование напряжение—код ППА — программируемый периферийный адаптер ПТ — программируемый таймер РЛ — радиолокационный РМК — регистр микрокоманд РН — радионавигационный РОН — регистр общего назначения РСБН — радиотехническая система ближней навигации РТС — радиотехническая система СДНФ — совершенная дизъюнктивная нормальная форма СК — счетчик команд СМК — счетчик микрокоманд УА — управляющий автомат УСАПП — универсальный синхронно-асинхронный приемопередатчик УУ — управляющее устройство ЦПЭ — центральный процессорный элемент ЦФ — цифровой фильтр ША — шина адреса ШД'— шина данных ШФ — шинный формирователь ЭВМ — электронно-вычислительная машина ЭП — элемент памяти ПРЕДМЕТНЫЙ УКАЗАТЕЛЬ Автомат 168 — с жесткой логикой 168 — с программируемой логикой 172 Алгоритм обработки 124, 126 — аппаратно-программная реализа- ция 127, 142, 144 — аппаратная реализация 126, 144 — программная реализация 126 Аналоговые ключи 86 — диодные 86 — на биполярных транзисторах 89 — на МОП-транзисторах 97 — на полевых транзисторах с управ- ляющим /г-п-переходом 94 Аналого-цифровые преобразователи 112 — параллельного действия 121 — последовательного счета 117 — поразрядного кодирования 119 Бортовой навигационный комплекс (БНК) 304 Быстрое преобразование Фурье (БПФ) 295 Демультиплексор 10 Дешифратор 6 — демультиплексор 6 Дискриминатор 126, 129, 155 ЗУ 189 — оперативные 189 — постоянные 189 Импульсный радиодальномер 276 — с использованием схемы таймера 290 Интегратор цифровой 78 Интерфейс 184 — программируемый параллельный (адаптер) 185, 223 — программно-управляемый 185, 228 Калмана фильтр 303 Квантователь 133 — амплитудный 133 — временной 145 Код 14 — Баркера 69 — Грея 44 — дополнительный 22 — обратный 24 — прямой 21 Компараторы напряжения 104 — типа 521СА2 107 — типа 521СА1, 521САЗ 109 Комплексированные навигационные из-| мерители 300 — инвариантные 300 Контроллер 185 — приоритетных прерываний 185,| 246 [ — прямого доступа к памяти 185,| 240 Микрооперация 164 Микропрограмма 164 Микропроцессор 183 — микропрограммируемый 187, 19б| — однокристальный 187, 196 | — секционированный 187, 254 | Микропроцессорное вычислительное! устройство 183 | Многорежимный буферный регистр 213| Модели ошибок 301 | — датчика воздушных сигналов 3031 — радиотехнической системы ближ-1 ней навигации 301 Мультиплексоры 9 — дифференциальные 102 — типа К564КП1, К564КП2 104 Обмен данными 192 Обработка сигналов 147 — внутрипериодная 147, 149 — корреляционная 149 — межпериодная 147, 148 — фазоманипулированного 150 Оператор переходов 48 Преобразователь: — двоично-десятичного кода в дво- [ ичный 34 — двоичного кода в двоично-деся- тичный 39 — цифроаналоговый с суммировани- ем напряжений 113 — цифроаналоговый с суммировани- ем токов 115 Регистр памяти 51 — сдвигающий 53 Рекуррентный алгоритм фильтрации 281 Система радиотехническая 124 Сумматор двоичный 19 — десятичный 27 — последовательный 77 Схема пороговая 31 • — равнозначности кодов 13 — сравнения двоичных чисел 13 Счетчик асинхронный 56 316 — двоичный 60 — двоично-десятичный 62 — на сдвигающих регистрах 65 — программируемый 74 — реверсивный двоичный 70 — реверсивный двоично-десятичный 70 — синхронный 56 — с переменным коэффициентом пе- ресчета 74 Таймер программно-управляемый 185, 234 Триггеры асинхронные потенциальные 46 — синхронные 48 — типа D 49 — типа D'-F' 46 — типа J-K. 50 — типа R-S 51 — типа R'-S' 47 — типа Т 50 Универсальный синхронно-асинхрон- ный приемопередатчик 228 Устройство запоминающее оператив- ное 51 Фазовращатель цифровой 74 Формирователь шинный 215 Цифровые фильтры 293 Шифратор 7 Элемент мажоритарный 33 ОГЛАВЛЕНИЕ Предисловие ..................... 3 Глава 1. Синтез комбинационных схем .......... 6 § 1.1. Особенности проектирования комбинационных схем . 6 § 1.2. Дешифраторы, шифраторы и дешифраторы-демульти- плексоры ................ 6 § 1.3. Мультиплексоры и демультиплексоры ...... 9 § 1.4. Синтез комбинационных схем на мультиплексорах . Ц § 1.5. Схемы равнозначности кодов ......... 13 § 1.6. Схемы сравнения двоичных чисел ....... 15 § 1.7. Двоичные сумматоры .......... . 19 § 1.8. Прямой и дополнительный коды ........ 21 § 1.9. Обратный код и сумматоры для чисел, представленных в прямом коде .............. ?4 § 1.10. Десятичные сумматоры ........... 27 § 1.11. Пороговые схемы и мажоритарные элементы ... 31 § 1.12. Преобразователи двоично-десятичного кода в двоичный код .................. 34 § 1.13. Преобразователи двоичного кода в двоично-десятич- ный код ......'.......... 39 § 1.14. Взаимное преобразование двоичного кода и кода Грея . 44 Глава 2. Синтез цифровых автоматов .......... 46 § 2.1. Асинхронные потенциальные триггеры ...... 46 § 2.2. Синхронные триггеры ............ 48 § 2.3. Регистры памяти и оперативные запоминающие уст- ройства ................ 51 § 2.4. Сдвигающие регистры ........... 53 § 2.5. Счетчики по mod M ............ 56 § 2.6. Счетчики на сдвигающих регистрах .... . . 65 § 2.7. Реверсивные счетчики ............ 69 § 2.8. Счетчики с переменным коэффициентом пересчета и цифровые фазовращатели .......... 74 § 2.9. Последовательные двоичные сумматоры и цифровые интеграторы ............... 77 § 2.10. Последовательная схема равнозначности кодов ... 80 § 2.11. Последовательная схема сравнения двоичных чисел . . 8? Глава 3. Элементы и узлы аналого-цифровых преобразователей ... 84 § 3.1. Роль операций аналого-цифрового преобразования в устройствах обработки информации ....... 84 § 3.2. Аналоговые ключи ............. 86 § 3.3. Мультиплексоры аналоговых сигналов ...... 100 § 3.4. Аналоговые компараторы напряжения ...... 104 § 3.5. Схемы выборки и запоминания аналоговых сигналов . 109 § 3.6. Цифро-аналоговые преобразователи код—напряжение . 112 § 3.7. Аналого-цифровые преобразователи напряжение—код . 117 Глава 4. Проектирование цифровых устройств обработки сигналов в радиотехнических системах ............. 124 § 4.1. Особенности построения и основные узлы радиотехни- ческой аппаратуры обработки сигналов ...... 124 § 4.2. Устройства поиска и обнаружения импульсных сигналов. 129 § 4.3. Устройства временной фиксации и дискриминирования сигналов ................ 155 Глава 5. Построение микропрограмм ных дискретных устройств . . . 164 § 5.1. Микропрограммные дискретные устройства и порядок их проектирования .............. 164 318 § 5.2. Построение УА с жесткой логикой ....... 168 § 5.3. Построение УА с программируемой логикой на основе ПЗУ .................. 172 § 5.4. Построение УА на основе программируемых логических матриц ................. 177 Глава 6. Построение дискретных устройств на основе микропроцессо- ров ..................... 183 § 6.1. Общая структура микропроцессорного вычислительного устройства ................ 183 § 6.2, Сведения об отечественных микропроцессорных комплек- тах .................. 186 § 6.3. Организация памяти в МПВУ ........ . 189 § 6.4. Организация обмена информацией между ,МПВУ и внеш- ними устройствами ............ 192 Глава 7. Построение вычислительных устройств на основе однокри- стального микропроцессора ............ 196 § 7.1. Центральный процессорный элемент серии К580 и его система команд .............. 196 § 7.2. Элементы программирования ......... 200 § 7.3. Построение структурной схемы МПВУ ...... 213- § 7.4. Методика проектирования микропроцессорного вычис- лительного устройства ........... 217 Глава 8. Применение БИС микропроцессорного комплекта серии К580 § 8.1. Параллельный периферийный адаптер ...... 223' § 8.2. Универсальный синхронно-асинхронный приемопередат- чик .................. 228 § 8.3. Программно-управляемый таймер ........ 234 § 8.4. Контроллер прямого доступа к памяти ...... 240 § 8.5. Программируемый контроллер прерываний ... . 246. Глава 9. Построение МПВУ на основе секционированного микропро- цессора ................... 254 § 9.1. Центральный процессорный элемент серии К584 . . . 254 § 9.2. Система микрокоманд ЦПЭ серии К584 ..... 259 § 9.3. Микропрограммирование МП серии К.584 ...... 264 § 9.4. Построение структурной схемы МПВУ на основе ЦПЭ серии К584 ............... 269 Глава 10. Микропроцессоры в радиотехнических системах .... 272 § 10.1. Область применения МП в микро-ЭВМ в РТС . . . 272 § 10.2. Особенности проектирования РТС с использованием микропроцессоров ............. 274 § 10.3. Проектирование радиотехнических измерителей коор- динат на основе однокристальных МП ...... 276 § 10.4. Проектирование цифровых фильтров на основе много- кристальных микропроцессоров ........ 293 § 10.5. Применение МПВУ в комплексированных радиотехни- ческих системах ............. 300 Приложения ..................... 307 Использованная литература ................ 31Z Список основных сокращений ............... 315 Предметный указатель .......... ........ 316 Гришин Юрий Петрович Казаринов Юрий Михайлович Катиков Вячеслав Михайлович Мармузов Григорий Васильевич Номоконов Вадим Николаевич Пухальский Геннадий Иванович ПРОЕКТИРОВАНИЕ ИМПУЛЬСНЫХ И ЦИФРОВЫХ УСТРОЙСТВ РАДИОТЕХНИЧЕСКИХ СИСТЕМ Зав. редакцией Л. А. Романова. Редактор Е, А. Орехова. Мл. редактор Т. В. Ше- гачова. Художник А. И. Шавард. Художественный редактор Т. М. Скворцова. Тех- нический редактор А. К. Нестерова. Корректор В, В. Кожуткина. ИБ Ns 4408 Изд. № ЭР-355. Сдано в набор 27.03.84. Подп. в печать 22.11.84. Т-18984. Формат 60X90'/i». Бум. тип. № 2. Гарнитура литературная. Печать высокая. Объем 20 усл. печ. л. 40 усл. кр.-отт. 21,93 уч.-изд. л. Тираж 30000 экз. Зак. № 259. Цена 1 р. 20 к. Издательство «Высшая школа», 101430. Москва, ГСП-4. Неглинная ул. д. 29/14 Ярославский полиграфкомбинат Союзполиграфпрома при Государственном комитете СССР по делам издательств, полиграфии и книжной торговли, 150014, Ярославль, ул. Свободы, 97. Проектирование импульсных и цифровых устройств радиотехнических систем Под редакцией проф. Ю. М. Казаринова Допущено Министерством высшего и среднего специального образования СССР в качестве учебного пособия для студентов радиотехнических специальностей вузов Москва «Высшая школа» 1985